.

System Verilog for Logic designers

מהי שפת System Verilog

על גבי השבב שאנחנו מייצרים קיימת חומרה רבה המורכבת מרכיבי בסיס לדוגמת: Flip-flops, muxes, decoders, gates and more. כאשר רכיבים אלו מחוברים יחד הם יוצרים מערכת מורכבת הגורמות לשבב לעבוד בדיוק לפי התכנון. כיום אפילו השבבים הפשוטים ביותר יכולים להכיל מיליוני רכיבים. בעזרת שפת חומרה HDL (Hardware Description Language) אנחנו יכולים לתאר את התנהגות המערכת אשר בסופו של דבר תתורגם לאותם רכיבי בסיס המחוברים יחדיו וממוקמים על גבי ה – chip. שפת HDL שאנו נלמד נקראת System Verilog. בנוסף לתאור של החומרה ע”י HDL, הקומפיילרים של שפות אלו מסוגלות לייעל את המערכות בצורה טובה יותר מכל בן אנוש. תתארו לכם מקרה בו צריך לחפש היכן כדאי לחבר חוט בצורה הטובה ביותר מתוך מיליוני חוטים אחרים. כאב ראש נכון?

למה דווקא System Verilog

שפת Verilog היא השפה השולטת כיום בעולם ה chip design. היא שפה קלה יותר לעומת שפות אחרות כגון VHDL.

System Verilog הינה הרחבה של Verilog ובעזרת ניתן לכתוב דברים מורכבים יותר עם coding style נוח יותר. חשוב לציין שהחלק מתוך השפה בו אנו מתעסקים בקורס וגם מי שעובד כ logic designer בתעשייה הם די דומים בשני השפות.

בנוסף, System Verilog הינה שפה מאוד חזקה בעולם הוריפיקצייה (בדיקות של שבבים).

מי כותב בשפת System Verilog

כל מי שרוצה לייצר חומרה שבסופו של דבר טוטמע על גבי השבב יכתוב בשפת System Verilog או שפת HDL אחרת. תפקידים עיקריים בתעשייה הם:

• מהנדסי FPGA
• מהנדס וריפיקצייה
• מהנס Front end

מהו RTL/Logic Designer

זהו מהנדס שכותב HDL ועובד בשלבי ה front-end של פיתוח השבב. זהו שלב קריטי וחשוב מאוד בו מפתחים את הארכיטקטורה של השבב ברמת הרכיבים וגורמים לה לעבוד, מהנדס זה אחראי גם על בדיקת תזמונים ראשונים בשלבי הפיתוח ועל תהליך הסינתזה. מילה זו תחזור רבות במהלך הקורס ובגדול מטרת הסינטזה היא לקחת את ה design שיצרנו באמצעות HDL ולהמיר אותו לשערים לוגיים שיהיה אפשר לשים בתוך ה-chip. אלה תחומי האחריות העיקריים של מהנדס זה.

קצת על המרצה

רומן גלגור הינו מרצה מנוסה באקדמייה ובעל ניסיון של 10 שנים בהוראה. רומן זכה מספר פעמים במרצה מצטיין. בעל תואר ראשון בהנדסת חשמל ותואר שני במתמטיקה שימושית. רומן עוסק בפרויקטים רבים בתחום ה CPU logic design ומנחה פרויקטים רבים באקדמייה. בעל ניסיון של 5 שנים בהוראת Verilog and Hardware design. בנוסף, רומן מלווה סטודנטים רבים בקבלה לעבודה למשרות ה chip design. מאז שסיים את התואר הקים בתי ספר ואתר לימוד אונליין שעזר למאות סטודנטים להצליח בלימודיהם.

קצת ממה שאומרים עליינו :-):-)

“סיימתי תואר בהנדסת חשמל וגיליתי שלא למדתי כלום, עשיתי את הקורס של רומן וזה היה מעל ומעבר לציפיות, היחס היה מדהים וכמות הידע שרכשתי היית מטורפת, זינה בוגר אריאל”

“היתי סקפטי כי למדתי ביודמי, חששתי שלא אלמד משהו חדש. חייב להגיד שמה שלמדתי אצל רומן בקורס לא מהווה עשירית ממה שלמדתי ביודמי. הבנתי כמה לא ידעתי כלום, צור אריאלי בן גוריון. סטודנט שנה ד”

“לפני הקורס היתי מגיע מבוהל לראיונות עבודה, אחרי הקורס הרגשתי שאני במקום אחר. גם התחלתי לקבל זימונים לראיונות וגם הרגשתי שאני מבין, צח. מכללת רופין”

פרטים על הקורס

מטרת הקורס היא ללמד את התלמיד כיצד לתאר חומרה באמצעות System Verilog ע”י פרויקטים מעשיים רבים ובכך ליצר יתרון על פני מתמודדים אחרים בראיונות עבודה. כל העבודות עולות ל GitHub ומשמשות את התלמיד כתיק עבודות.

הקורס מעניק ניסיון רב בפיתוח RTL ועקרונות של Logic Design

• משך הקורס הינו – 50 שעות אקדמיות. הקורס פרוס על פני 10 מפגשים של 5 שעות כל אחד.
• במהלך הקורס יתקיימו פרויקטים רבים.
• כל תלמיד יבנה תיק פרויקטים ב GitHub.
• הקורס מועבר בצורה פרונטלית.

לפרטים נוספים צרו איתנו קשר במספר  054-6531195, או השאירו הודעה כאן ונחזור אליכם

נושאי לימוד

Introduction to chip design process, Basic git and GitHub commands, System Verilog fundamentals, Data types and operators, Test benches, Continuous assignment, Always blocks, Blocking vs. non-blocking assignment, Control flow (if, case, for…), Modules and instantiations, Module parameters, Generate block, Tasks and functions, Sequential circuits (Flip-flops, counters, shift registers, pwm), Memory components, User defined data types (typedef, enum, struct), Packages, Finite state machines, Advanced techniques for test benches and verification

רכשו עכשיו את כל הכלים שיעניקו לכם יתרון משמעותי על פני המתחרים

עבודה איתנו תקנה לך יתרון עצום בקבלה למשרות רבות בתחום ה – chip design בחברות המובילות ביותר בתעשייה!!! 

עוד קצת ממה שאומרים עליינו :-):-)

“היה לי קשה בהתחלה אבל רומן לא ויתר, הוא עזר לי המון בטלפון והרגשתי שיש על מי לסמוך, אין מה להתלבט אני ממליצה לכולם על הקורסים שלו, דיאנה אברמוב, אוניברסיטת בן גוריון”

“הקורס הוא הצגה אחת ענקית, לא צריך להרבות במילים. היום אני עובד בחברה מובילה בארץ. סיימתי את התואר עם ממוצע 78 ומי היה מאמין. דן אוניברסיטת אריאל”

לפרטים נוספים צרו איתנו קשר במספר  054-6531195, או השאירו הודעה כאן ונחזור אליכם

לפרופיל לינקדין של המנחה

 

אוהבים אתכם ומאחלים לכם בהצלחה בקורס ובעבודה בהייטק – אתר החרוץ!